

SRAM


▪ *Static Random Access Memory*

- memória de acesso aleatório que mantém os dados armazenados desde que seja mantida sua alimentação, não precisando que as células que armazenam os bits sejam atualizadas (*refresh*)
- Baseadas em circuitos flip-flop's SR
- Circuito relativamente grande (4 a 6 transistores por bit)
- São as memórias de acesso mais rápido atualmente

SRAM


▪ Blocos principais

- 1) Matriz de células básicas
- 2) Circuito de entrada/saída
- 3) Decodificador de endereços (circuito de seleção de linhas e colunas)
- 4) Circuito de pré-carga
- 5) Lógica de controle




SRAM – Célula Básica

- Circuito típico de uma célula com 6 Transistores (1 bit)



- Flip-flop RS simplificado
- Entrada/saída diferenciais e compartilhadas
- WL: Linha de acesso (escrita e leitura)
- BL e \sim BL: Linhas de bit e bit negado



Prof. Marlio Bonfim


TE159 - Memórias

SRAM – Célula Básica

- Características do circuito 6T:
 - Transistores de acesso tipo N com W maior que os da célula básica (maior capacidade de corrente): permitem a escrita do dado
 - Corrente estática (dado armazenado) desprezível: junções reversamente polarizadas
 - Corrente dinâmica (dado escrito ou lido) significativa: BL e \sim BL forçam corrente para mudar o estado das células básicas

SRAM – Célula Básica


- Exemplo de matriz de 4x4 bits (96 transistores)



SRAM – Célula Básica


- Exemplo de *layout*:

Metal 2	
Metal 1	
Contact	
Polysilicon	
P+ Diffusion	
N+ Diffusion	
N Well	



SRAM – Circuito de entrada/saída


- Circuito típico de I/O (1 bit)



- Controla o fluxo de dados gravados e lidos
- Possibilita acesso bidirecional na mesma linha de dados
- 1 circuito para cada bit
- Amplificador diferencial para linhas de bits: resposta mais rápida e maior imunidade a ruído

SRAM – Circuito de entrada/saída


- *Buffer tri-state:*



- Control="0":
 - NMOS e PMOS de saída "desligados" (tri-state)
- Control="1":
 - NMOS ou PMOS de saída "ligado" dependendo do dado de entrada (IN)


SRAM – Decodificador de endereços

- Decodificador dividido em 2 partes:
 - Colunas : A_0 a $A_{r/2-1}$
 - Linhas : $A_{r/2}$ a A_{r-1}
- Melhor aproveitamento da área do chip (quadrado)
- Reduz complexidade do decodificador




SRAM – Circuito de pré-carga

- Circuito que carrega as linhas BL e \sim BL com uma tensão próxima de $V_{DD}/2$ antes de ser efetuada uma leitura
 - Apaga a "imagem" do dado anterior
 - Melhora a detecção de ambos os níveis "0" e "1"
 - Acelera a detecção do bit pelo amplificador diferencial



SRAM – Circuito de controle

- Circuito que controla as linhas de dados, endereços, portas de entrada/saída e pré-carga a partir de sinais externos provenientes de um microprocessador, microcontrolador, etc.



SRAM – Circuito de controle

Sinais externos típicos:

- CE (Chip Enable): Habilita a memória para leitura e/ou escrita. Quando desabilitado retém os dados desde que seja mantida a tensão de alimentação
- OE (Output Enable): Habilita o circuito de I/O e o circuito de pré-caraga para leitura ou escrita dos dados
- WE (Write Enable): Controla o circuito de I/O como entrada ou saída